FP DRAM (Fast Paged mode RAM)

Su estructura interna es idéntica a la DRAM convencional. Es usada en las PCs 386 y 486. Cuando el controlador de memoria recibe una dirección, debe descomponerla en fila y columna, proporcionar estos datos a la matriz de celdas y validarlos. La matriz de celdas proporcionará todo a fila y posteriormente se seleccionará la columna deseada. Si el nuevo acceso se refiere a una posición que pertenece a la misma fila, no es necesario acceder a la matriz, ya que el controlador, al mantener la fila validada, hace que la matriz de celdas mantenga su salida. Para obtener el dato deseado, solo hay que direccionar el multiplexor de columnas y seleccionar las que se desean. De esta forma se elimina el tiempo de acceso a la matriz de memoria. Mediante este tipo de acceso no se mejoran los tiempos a posiciones individuales y separadas de memoria, pues el controlador debe proporcionar para cada una de ellas la fila (y esperar la respuesta de las celdas) y la columna (y esperar la respuesta del multiplexor). Sin embargo, si se realizan accesos a posiciones de memoria que se encuentran consecutivas se reduce al tiempo de respuesta del multiplexor. Esta es precisamente la forma en que nuestra memoria caché accederá a la memoria principal. Para sistemas de 66 MHz se requiere tiempos de acceso menores a 60 milisegundos.

Imprimir